Pas certain que ce challenge extrêmement facile mérite un coup de main, mais bon. Comme dit dans l’énoncé, il faut utiliser le logiciel d’analyse de signaux logiques Logic 2 de l’éditeur Saleae (https://www.saleae.com/downloads/) pour interpréter le fichier.
En ouvrant le fichier, l’on s’aperçoit que seule la voie 3 change de niveau. Il n’y a pas de signal d’horloge associé, ce qui exclut des protocoles comme I2C ou SPI. Par contre, cela ressemble fort à une communication série asynchrone.
En effet, chaque plus court temps logique bas ou haut, 1 bit donc, est de 104us environ. En ramenant à la seconde, cela correspond peu ou prou à un débit de ~9600 bits/s. Attention, lorsque l’on parle de communication série asynchrone, cela ne signifie pas qu’il n’y a pas de cadence à respecter pour envoyer ou recevoir des données sur le lien série de chaque côté, mais qu’il n’y a pas de signal d’horloge partagé entre émetteur et récepteur pour assurer la transmission. Chaque côté utilise sa propre horloge. Petit rappel sur l’UART : https://en.wikipedia.org/wiki/Universal_asynchronous_receiver-transmitter
Essayons donc d’interpréter le signal comme étant celui d’une transmission série 9600 bits/s, dite 8-N-1 / 8N1 (https://en.wikipedia.org/wiki/8-N-1)
Et ça colle. Du texte est décodé, et l’on retrouve bien le flag présent à l’intérieur :
